(19日本国特許庁

①特許出願公開

公開特許公報

昭53-66187

| (DInt. Cl. ² H 01 L 27/04 H 01 L 21/72 H 01 L 29/70 | 識別記号 | ❸日本分類99(5) H 099(5) E 298(5) G 221 | 庁内整理番号 6513—57 7514—57 6324—56 | ②公開 昭和発明の数審査請求 | 4 | '8) € |
|---|------|---|---|--|---|-------|
| H 03 K 19/08 | | | | | | (A |

(全 6 頁)

6月13日

| 60半導体 | 生港 同股 | は 器 と | 40 | 脚浩方法 |
|-------|--------------|-------|----|------|
| | | | | |

願 昭51-141275

②出 願 昭51(1976)11月26日

70発 明 者 城聖一

@特

小平市上水本町1450番地 株式 会社日立製作所武蔵工場内 ⑫発 明 者 山崎和夫

小平市上水本町1450番地 株式 会社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

個代 理 人 弁理士 薄田利幸

Gg8.10

明 細 🛊

発明の名称 半導体集積回路装置とその製造方法 特許請求の範囲

1 第1導電型半導体基板袋面にIILの一部を 成す第2導電型埋込層とバイポーラ素子の一部を 成す第2導電型埋込層とを形成し、さらに上記第 1 導電型半導体基板上に第1 導電型半導体層を形 成し、との第1導體型半導体層表面から上配第2 導電型埋込層に到達する深さのリング状態2導電 型半導体領域を形成するととによつてIIL部と パイポーラ素子部それぞれにおいて上記第1導電 型半導体層と分離された第1導電型半導体領域を 確保し、IIL部における上記リング状第2導電 型半導体領域及び上記第2導電型類込層をIIL を構成するラテラルトランジスタのペース領域及 びとれと逆導電型のインパース型トランジスタの エミッタ領域として用い、パイポーラ素子部にお ける上記リング状第2導電型半導体領域及び上記 第2導電型埋込膳をパイポーラ案子のコレクタと して用いるようにしてなるととを特徴とする半導

体集積回路装置。

2 第1導電型半導体基板表面にIILの一部を 成才第2導電型埋込層とパイポーラ素子の一部を 成才第2導電型埋込層とを形成し、さらに上記第 1 導電型半導体差板上に第1 導電型半導体層を形 成し、との第1導電型半導体層表面から上記第2 導電型埋込層に到達する深さのリング状第2導電 型半導体領域を形成することによつてIIL部と パイポーラ業子部それぞれにおいて上間第1導電 型半導体階と分離された第1導電型半導体領域を 確保し、さらにIIL部およびパイポーラ素子部 以外の第1導電型半導体層において第2導電型半 導体領域を形成し、IIL部における上記リング 状第2導電型半導体領域及び第2導電型機込層を IILを構成するラテラルトランジスタのペース 領域及びこれと遊事電型のインパース型トランジ スタのエミツタ領域として用い、バイポーラ素子 部における上記リング状第2導電型半導体領域及 び上記第2導電型埋込層をバイポーラ素子のコレ クタとして用い、さらに、上記エエエ部およびパ イポーラ素子部以外の第1 導電型半導体層において形成した第2 導電型半導体領域内に抵抗体領域を確保してなることを特徴とする半導体象積回路 装御。

3 第1導電型半導体基板表面に選択的に第2導 電型不純物を添加することにより第2導電型埋込 層を形成する工程、上記第1導電型半導体基板上 に第1導電型半導体層をエピタキシヤル成長させ る工程、上記第1導電型半導体層表面から上記第 2 導電型不純物を選択的に添加するととにより上 記第2導電型単込層に到達する深さの第2導電型 半導体領域を尠け、これによつてIILのラチラ ルトランジスタのペース、IILのインパース型 トランジスタのエミッタ、パイポーラ楽子のコレ クタ領域を同時に形成する工程、半導体表面から 第1導電型不純物を選択的に添加することにより IILのラテラルトランジスタのエミツタ領域、 IILのインバーストランジスタのペース領域、 バイポーラ素子のペース領域を同時に形成する工 程、半導体表面から第2導電型不純物を選択的に 添加することにより少なくともIILのインパーストランジスタのコレクタ 御域とパイポーラ素子のエミッタ 領域とを同時に形成する工程とを有することを特徴とする半導体集積回路装備の製法・4 第1導電型半導体層表所から第2導電型不純物を選択的に添加することによりIILのラテルトランジスタのペース領域を形成するに除り、アラルトランジスタのエミッタ領域を形成することによりIILのラテラルトランジスタのエミッタ領域を形成することを特徴とする特許請求の範囲第3項配収の半導体集積回路装置の製法。

5 第1 導電型半導体基板表面に選択的に第2 導電型不純物を添加することにより第2 導電型選及層を形成する工程、上記第1 導電型半導体基板上に第1 導電型半導体層をエピタキシャル成長させる工程、上記第1 導電型半導体層表面から上記第2 導電型不純物を選択的に添加することにより上記第2 導電型機込層に到達する深さの第2 導電型半導体領域を設け、これによつてIILのラテラ

発明の詳細な説明

本発明はIIL案子及び通常のパイポーラ案子を有する半導体集積回路装置とその製造方法に関するものである。

IIL (Integrated Injection Logic) はnpn型のインバーストランジスタとpnp型

また、ラテラルトランジスタについても、そのベース幅はp型不純物の選択拡散によつて決定され、その拡散に関するホトマスクの精度、ホトレジストの精度、拡散時間によりベース幅が変化する。したがつて、ベース幅を狭く設定することは困難で、やはりpnpラテラルトランジスタについても電流増幅率が低いという問題がある。

さらには、インパーストランジスタのコレクタ の不純物濃度が確めて高いことから、その表面に 電板を形成してもオーミック化されBBD(ショ ットキーパリアダイオード)を形成することが極 めて困難乃至不可能という問題があつた。

これらの問題点を解決するために例えば n + 型 半導体基板に p - 型エピタキシャル成長階を形成 し、その成長層姿面に選択的に不純物の拡散をすることによつて p + 型半導体領域を形成し、 さら にその p + 型半導体領域を形成しる をすることにより n + 型半導体領域を形成すると いう手段を採用することによってインバース型 n p n トランジスタの電流増幅率の向上を図ることが試みられたが、同一チップ内に T T L 回路を 共存する半導体集積回路に適用することは困難で あつた。

したがつて本発明は通常のパイポーラトランジスタとIIIとを有する半導体集積回路において、 製造工数を増すことなくIIIの構成要素をなす トランジスタの電流増編率を高めることを目的と するものである。

上記目的を遊成するための本発明の一実施態様 に係る半導体集積回路装置は、第1導電型半導体 基板表面にIILの一部を成す第2導電型埋込層 とバイポーラ素子の一部を成す第2導電型側込層 とを形成し、さらに上記第1導新型半導体基板上 に第1導電型半導体層を形成し、この第1導電型 半導体層表面から上記第2導電型埋込層に到達す る課さのリング状第2導電型半導体領域を形成す るととによつでエエD部とバイポーラ素子部それ ぞれにおいて上記第1導集型半導体層と分離され た第1導電型半導体領域を確保し、IIL部にお ける上記リング状態2導電型半導体領域及び上記 第2導電型埋込階をIIIを構成するラテラルト ランジスタのペース領域及びこれと逆導電型のイ ンバース型トランジスタのエミツタ領域として用 い、パイポーラ素子部における上記リング状第2 導電型半導体領域及び上記第2導電型埋込層をバ イポーラ素子のコレクタとして用いるようにして なることを特徴とするものである。

本発明の一実施態様に係る半導体集積装置に係 る製造方法は、第1導電型半導体基板表面に選択 的に第2導電型不純物を添加することにより第2 導電型埋込層を形成する工程、上記第1導電型半 導体茘板上に第1導電型半導体層をエピタキシャ ル成長させる工程、上記第1導電型半導体層表面 から上記第2導電型不純物を選択的に添加すると とにより上記第2導電型埋込層に到途する深さの 第2 導電型半導体領域を設け、これによつてエエ・ Lのラテラルトランジスタのペース、IILのイ ンパース型トランジスタのエミツタ、バイポーラ 素子のコレクタ領域を同時に形成する工程、半導 体表面から第1導電型不純物を選択的に添加する ことによりIILのラテラルトランジスタのエミ ツタ領域、IILのインパーストランジスタのペ ーヌ領域、パイポーラ素子のペース領域を同時に 形成する工程、半導体表面から第2導電型不純物 を選択的に添加するととにより少なくともIIL のインパーストランジスタのコレクタ領域とパイ ポーラ素子のエミッタ領域とを同時に形成する工

程とを有することを特徴とするものである。

以下本発明を実施例により説明する。

第1図から第10図までは本発明の一実施外に 係る製造方法を工程順に示するのである。

- (1) p型半導体基板 1を用意し、その製面に n型不純物を受択拡散することにより n + 型埋込層を形成する。(第1図参照)
- (2) P型半導体基板 1 上に p 型エピタキシヤル成長層 4 を形成する。(第2 図参照)
- (4) 上記窓開部を通じてエピタキシヤル成長 4 の表面に n 型不純物をイオン打込み(打込みエ オルギー 1 5 0 e V ,濃度 1 × 1 0 ¹² cm ⁻²)し、 さらにその不純物を窒素雰囲気中で引き延し拡散 (拡散温度 1 2 0 で,拡散時間 5 ~ 6 時間) する ととにより n ⁺ 型埋込層 2 に到避する深さの n ⁻ 型半導体領域(不純物濃度 3 × 1 0 ¹⁶ cm ⁻³) 5

を形成する。との半導体領域はIIL部においてはpnpラテラルトランジスタのペース領域およびnpnパーテカルトランジスタのコレクタ電極取出し領域を成し、パイポーラ素子部においては 抵抗体をエピタキシヤル成長層 4 から電気的に分離する領域を成す。 なお、 この拡散処理によつて半導体表面上に全面的に 810 , 膜が成長し、拡散部上にも薄い酸化膜 3 a が形成される。(第4 図参照)

- (5) IIIのpnpラテラルトランジスタ化おけるペース領域上を除き半導体上にホトレジスト 設6を形成し、これをマスクとして810。 膜3 a と同じ膜厚分をエッチングする処理を810。 に対して施す。これにより、pnpラテラルトランジスタのn型ペース拡散部上にのみ窓開部7が生じる。(第5図参照)
 - (6) さらにホトレジスト6を半導体上に全面的 に塗布する。(第6図参照)
 - (7) 上記ホトレジスト6亿写真処理を施し、後

の第8工程でp型不純物の拡散をすべき部分を除去する。そして、この部分的に除去されたホトレジスト膜6をマスクとしてB10g膜3をエンテングする。(第7図参照)

その後、とのホトレジスト膜6を除去すると第 8工程でp型不純物の選択拡散すべき半導体部分 のみが露出する。

(8) 半導体要面に残存する810, 腺3をマスクとしてp型不純物を拡散することによりp⁺型半導体領域8を形成する。この場合の拡散は例えば拡散温度を1100℃,拡散時間を30分程度とし、半導体領域の比抵抗P_Bが1200/口となるようにするのが好しい。(第8図参照)

このp⁺ 型半導体領域8はIII面においては、 ラテラルpnpトランジスタのエミッタとインパースnpnトランジスタのペースを成し、普通の パイポーラ業子部においてはnpnトランジスタ のペースを成し、抵抗部においては抵抗体そのも のを成すものであり、さらにはそれら以外の領域 において接地電衝取出領域をなすものである。

(9) その後、半導体表面にn型不純物を選択的に拡散することによりn⁺ 型半導体領域9を形成する。このn⁺ 型半導体領域9はIIL部においてはインパースnpnトランジスタのコレクタとエミッタ電極取出し御域をなし、バイポーラ素子部においてはnpnトランジスタのエミッタと、コレクタ電極取出領域とをなし、抵抗部においては抵抗体をエピタキシャル成長層4から分離する領域5にパイアスを与えるための電極を取り出す領域をなす。(第9図参照)

(Q) その後、各階極形成部分の B 10 2 膜 3 を除去し、アルミニウム電極形成処理を施す。(第10 図 参照)

第10図において、B、はIIIのラテラルP

n P トランジスタのエミッタ電極、B、はIII

のラテラルP n P トランジスタのコレクタ及びインパース n P n トランジスタのペース電極、C、、C、はインパース n P n トランジスタのコレクタ電極、B、はインパース n P n トランジスタのエミッタ電極、Gは各部相互間を分離するために半

導体基板にパイアスを与えるための接地電極、 8 はショットキーパリアダイオード 8 B D のアノー ド及びパイポーラ n p n トランジスタのペース電 種をなし、 B 。はパイポーラ n p n トランジスタ のエミッタ管布をなし、 C 。はパイポーラ n p n トランジスタのコレクタ電極をなし、 ▼ は抵抗体 分齢用パイアスを印加するための管ををなし、 R , , R 。は抵抗端子電極をなす。

本発明によれば、p型半導体基板上にp⁻型エピタキシャル成長層を形成したものにパイポーラ
npn型素子をn⁺半導体埋込層を利用してII
Lとともに形成するものであるから、npn型パイポーラ素子を他の領域から分離するためのアイソレーション層を形成する必要がなくなり、工程数がいたずらに増やさず、さらに集積度を低下させることがかい。

また、エピタキシャル成長階に不純物を選択的 に添加して形成した n ⁻ 型半導体領域 5 をパイポ ーラ n p n 型トランジスタのコレクタ領域として 用いるものであることから、上記 n 型半導体領域 の不純物濃度を低くすることによつて、SBDを 形成することが容易となる。

また、上記n 型半導体係域5の形成化よつで
IIL部のインジェクタ領域、パイポーラnpnトランジスタのコレクタと8BDカソード領域、
および抵抗体分解領域を同時に形成することになり、さらには、TILのラテラルpnpトランジスタのエミッタとインパースnpnトランジスタのペース、接地電極Vの取出領域、パイポーラnpnトランジスタのペース、及び抵抗体領域を
p⁺型半導体領域の形成という一回の工程で形成できるので工程数が少なくてすむ。

そして、TTLのラテラルpnpトランジスタのペース福は、ペース領域の形成に用いた窓開部を 810, 腰のライトエッテングによつてエミッタ 拡散に際してもそのまま残し、その窓開部を用いてエミッタの選択拡散を行うことによつてセルフアライメントが可能となり、ペース幅を著しく狭くすることができる。したがつて、ラテラル pnpトランジスタの電流増幅率を向上させるこ

とも可能なのである。

以上説明したように本発明によれば、通常のパイポーラトランジスタさらには抵抗素子を有する 半導体集積回路において、製造工数をいたずらに 増加させることなくIIIの構成要素をなすトラ ンジスタの電流増幅率を高めることができる。

なお、寄生MOBの発生を助止するために、前 記載8工程において又は、その後に第8図 a 及び b の箇所に p ⁺ 拡散又は p ⁺ イオン打込みを行な つてもよい。

本発明はIIIと、他のパイポーラ素子さらに はIIIを同一半導体チップに有する半導体集費 回路に有効に適用するととができる。

図面の簡単な説明


各図面は本発明方法における製造態様を工程脈に示するのであり、第1図は埋込層形成工程、第2図はエピタキシャル層形成工程、第3図は810。 譲を選択的に形成する工程、第4図はロー型半導体領域形成工程、第5図はTTLのラテラル


PRIPトランジスタのエミッタ連択拡散用窓舶部


現存工程、第6図はホトレジスト膜全面形工程、 第7図は810₂膜の運択的エッチング工程、第8 図はp⁺型半導体領域形成工程、第9図はn⁺型 半導体領域形成工程、第10図は電板形成工程を 示す断面図である。

1 ・・p型半導体基板、2 ・・n + 型埋込層、3 ・・810, 膜、3 a ・・810, 膜、4 ・・p ー型半導体の長層、5・・n ー型半導体領域、6・・ホトレジスト膜、7・・窓開部、8・・p + 型半導体領域、9・・n + 型半導体領域、10・・電極。

代風人 弁理士 梅 田 利 幸福







CLIPPEDIMAGE= JP353066187A

PAT-NO: JP353066187A

DOCUMENT-IDENTIFIER: JP 53066187 A

TITLE: SEMICONDUCTOR INGEGRATED CIRCUIT DEVICE AND

ITS PRODUCTION

PUBN-DATE: June 13, 1978

INVENTOR-INFORMATION:

NAME

JO, SEIICHI

YAMAZAKI, KAZUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP51141275

APPL-DATE: November 26, 1976

INT-CL (IPC): H01L027/04;H01L021/72;H01L029/70;H03K019/08

US-CL-CURRENT: 438/FOR.215,438/325

ABSTRACT:

PURPOSE: To increase the current amplification factors of the transistors of

an

I<SP>2</SP>L without increasing the number of steps in an IC of ordinary bipolar transistors and resistance elements and an I<SP>2</SP>L.

COPYRIGHT: (C)1978, JPO& Japio